數(shù)字頻率計.doc
約19頁DOC格式手機(jī)打開展開
數(shù)字頻率計,1.37萬字19頁有詳細(xì)的電路圖，流程圖，框圖，仿真圖等包含部分程序代碼是一種計算單位時間內(nèi)的信號變化的數(shù)值的儀器?！ 〈苏n題的具體要求是： ?。?）：對輸入的ttl電平進(jìn)行測量，測量的范圍是1～9999。用四個lcd顯示譯碼器分別表示個位，十位，百位，千位?！ 。?）：要求要有相當(dāng)?shù)木_度，不能產(chǎn)...
內(nèi)容介紹
此文檔由會員 xiaowei 發(fā)布
數(shù)字頻率計
1.37萬字 19頁
有詳細(xì)的電路圖，流程圖，框圖，仿真圖等
包含部分程序代碼
數(shù)字頻率計是一種計算單位時間內(nèi)的信號變化的數(shù)值的儀器。
此課題的具體要求是：
?。?）：對輸入的TTL電平進(jìn)行測量，測量的范圍是1～9999。用四個LCD顯示譯碼器分別表示個位，十位，百位，千位。
?。?）：要求要有相當(dāng)?shù)木_度，不能產(chǎn)生太大誤差；完成測量的同時，要平穩(wěn)的顯示出來，不能產(chǎn)生抖動或不穩(wěn)定的情況。
?。?）：完成了基本的要求之后，可以試著完成高位滅零功能。即是說在被測數(shù)值沒達(dá)到某一位時，這一位的顯示應(yīng)該是無而不是零。以之區(qū)別是測量值太低或者是超出了測量范圍。
由于是計算單位時間內(nèi)的信號的變化。所以要有一個可以提供標(biāo)準(zhǔn)時間的設(shè)計。我們想的使用一個穩(wěn)定的低頻信號通過閘門電路來實現(xiàn)。這樣一來就是說要有兩個輸入信號，即一個是提供穩(wěn)定的閘門時間控制的信號；另一個是未知的被測信號。其中閘門信號要小于被測信號，否則是不能測出來數(shù)值的。
在內(nèi)部，由閘門電路來控制四個十進(jìn)制計數(shù)器對信號進(jìn)行計數(shù)。這四個十進(jìn)制計數(shù)器分別代表了個位，十位，百位，千位；每當(dāng)某個計數(shù)器達(dá)到十時要向下一位進(jìn)一同時歸零。當(dāng)計數(shù)完成時輸出到譯碼器并通過LCD顯示出來。
目錄
一.引言..................................................................1
1.1EDA簡介.......................................................1
1.2VHDL簡介.....................................................2
1.3可編程邏輯器件.................................................2
二.數(shù)字頻率計的總體設(shè)計.....................................2
2.1方案的初步考慮................................................2
2.2不同方案的比較................................................3
2.3系統(tǒng)總框......................................................3
三．系統(tǒng)設(shè)計詳述...............................................4
3．1 頂層電路圖及工作原理說明....................................4
3．2 子系統(tǒng)電路圖及工作原理說明..................................5
四．?dāng)?shù)字頻率計系統(tǒng)的實現(xiàn)....................................6
五.系統(tǒng)模塊的設(shè)計..............................................7
?。?1控制模塊......................................................7
５.1.1模塊的輸入和輸出..........................................7
?。?1.2模塊流程.................................................8
?。?2基準(zhǔn)時間產(chǎn)生模塊.............................................9
?。?２.1模塊的輸入和輸出.........................................9
?。?2.2模塊流程.................................................9
５.3計數(shù)模塊....................................................10
５.3.1模塊的輸入和輸出.........................................11
5.3.2模塊流程.................................................11
?。?4顯示模塊....................................................13
?。?4.1模塊的輸入和輸出.........................................13
?。?4.2模塊流程................................................14
六．收獲和體會.................................................15
七.參考文獻(xiàn).....................................................16
八.附錄...........................................................16
七.參考文獻(xiàn)
[1] 侯伯享，顧新編著。VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計。
[2] 王小軍編著。VHDL簡明教程。北京:清華大學(xué)出版社
[3] 曾繁泰 陳美金。VHDL程序設(shè)計。北京:清華大學(xué)出版社
1.37萬字 19頁
有詳細(xì)的電路圖，流程圖，框圖，仿真圖等
包含部分程序代碼
數(shù)字頻率計是一種計算單位時間內(nèi)的信號變化的數(shù)值的儀器。
此課題的具體要求是：
?。?）：對輸入的TTL電平進(jìn)行測量，測量的范圍是1～9999。用四個LCD顯示譯碼器分別表示個位，十位，百位，千位。
?。?）：要求要有相當(dāng)?shù)木_度，不能產(chǎn)生太大誤差；完成測量的同時，要平穩(wěn)的顯示出來，不能產(chǎn)生抖動或不穩(wěn)定的情況。
?。?）：完成了基本的要求之后，可以試著完成高位滅零功能。即是說在被測數(shù)值沒達(dá)到某一位時，這一位的顯示應(yīng)該是無而不是零。以之區(qū)別是測量值太低或者是超出了測量范圍。
由于是計算單位時間內(nèi)的信號的變化。所以要有一個可以提供標(biāo)準(zhǔn)時間的設(shè)計。我們想的使用一個穩(wěn)定的低頻信號通過閘門電路來實現(xiàn)。這樣一來就是說要有兩個輸入信號，即一個是提供穩(wěn)定的閘門時間控制的信號；另一個是未知的被測信號。其中閘門信號要小于被測信號，否則是不能測出來數(shù)值的。
在內(nèi)部，由閘門電路來控制四個十進(jìn)制計數(shù)器對信號進(jìn)行計數(shù)。這四個十進(jìn)制計數(shù)器分別代表了個位，十位，百位，千位；每當(dāng)某個計數(shù)器達(dá)到十時要向下一位進(jìn)一同時歸零。當(dāng)計數(shù)完成時輸出到譯碼器并通過LCD顯示出來。
目錄
一.引言..................................................................1
1.1EDA簡介.......................................................1
1.2VHDL簡介.....................................................2
1.3可編程邏輯器件.................................................2
二.數(shù)字頻率計的總體設(shè)計.....................................2
2.1方案的初步考慮................................................2
2.2不同方案的比較................................................3
2.3系統(tǒng)總框......................................................3
三．系統(tǒng)設(shè)計詳述...............................................4
3．1 頂層電路圖及工作原理說明....................................4
3．2 子系統(tǒng)電路圖及工作原理說明..................................5
四．?dāng)?shù)字頻率計系統(tǒng)的實現(xiàn)....................................6
五.系統(tǒng)模塊的設(shè)計..............................................7
?。?1控制模塊......................................................7
５.1.1模塊的輸入和輸出..........................................7
?。?1.2模塊流程.................................................8
?。?2基準(zhǔn)時間產(chǎn)生模塊.............................................9
?。?２.1模塊的輸入和輸出.........................................9
?。?2.2模塊流程.................................................9
５.3計數(shù)模塊....................................................10
５.3.1模塊的輸入和輸出.........................................11
5.3.2模塊流程.................................................11
?。?4顯示模塊....................................................13
?。?4.1模塊的輸入和輸出.........................................13
?。?4.2模塊流程................................................14
六．收獲和體會.................................................15
七.參考文獻(xiàn).....................................................16
八.附錄...........................................................16
七.參考文獻(xiàn)
[1] 侯伯享，顧新編著。VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計。
[2] 王小軍編著。VHDL簡明教程。北京:清華大學(xué)出版社
[3] 曾繁泰 陳美金。VHDL程序設(shè)計。北京:清華大學(xué)出版社
