FPGA多任務(wù)電路結(jié)構(gòu)重配置技術(shù)設(shè)計(jì)
頁數(shù) 73 字?jǐn)?shù) 24640
摘要
隨著可編程邏輯器件的發(fā)展，數(shù)字系統(tǒng)設(shè)計(jì)已經(jīng)進(jìn)入"片上可編程系統(tǒng)"（SOPC）的新紀(jì)元；芯片朝著高密度、低壓、低功耗方向挺進(jìn)；國際各大公司都在積極擴(kuò)充其IP庫，以優(yōu)化的資源更好的滿足用戶的需求，擴(kuò)大市場；特別是引人注目的所謂FPGA多任務(wù)電路結(jié)構(gòu)可重配置技術(shù)的開拓，將推動(dòng)數(shù)字系統(tǒng)設(shè)計(jì)觀念的巨大轉(zhuǎn)變。

目 錄
1 設(shè)計(jì)前言 1
2 FPGA多任務(wù)電路結(jié)構(gòu)可重配置技術(shù)各種方案分析 2
2.1 方案一：采用PC機(jī)的配置方案 2
2.1.1并口下載電纜方式 2
2.1.2、基于ISA總線方式[24] 3
2.2 方案二：通過專用的配置芯片配置方案 4
2.3 方案三：采用單片機(jī)在線配置FPGA方案 5
2.4 方案四：采用CPLD在線配置FPGA 方案 6
2.5 方案五：采用DSP在線配置FPGA 方案[25] 7
3 基于SRAM的可編程器件的配置原理 8
3.1可編程邏輯器件發(fā)展概述 8
3.2 FPGA 的多任務(wù)電電路結(jié)構(gòu)可重配置技術(shù) 10
3.3 FPGA配置的方式 11
3.4被動(dòng)串行配置PS原理 12
3.4.1配置引腳定義及功能 12
3.4.2 PS配置時(shí)序分析 12
3.5配置文件 13
3.5.1配置文件的轉(zhuǎn)換 13
3.5.2配置文件大小估算 15
4 FPGA多任務(wù)電路結(jié)構(gòu)可重配置硬件系統(tǒng)設(shè)計(jì) 16
4.1重配置系統(tǒng)組成及結(jié)構(gòu) 16
4.2電路主要芯片選擇 18
4.2.1 單片機(jī)AT89C51 18
4.2.2 可紫外線擦除可編程只讀存儲(chǔ)器EPROM 27C512 20
4.2.3 FPGA器件 EP1K30TC144-3 22
4.3配置系統(tǒng)各部分硬件電路設(shè)計(jì) 27
4.3.1 MCU電路 27
4.3.2 FPGA配置的ICR控制電路設(shè)計(jì) 28
4.3.3 FPGA實(shí)現(xiàn)的十八路智力競賽搶答器電路 29
4.3.4 FPGA實(shí)現(xiàn)的數(shù)字顯示電子時(shí)鐘電路 30
4.4系統(tǒng)總體硬件電路圖 30
5 FPGA多任務(wù)電路結(jié)構(gòu)可重配置軟件系統(tǒng)設(shè)計(jì) 32
5.1十八路搶答器FPGA之VHDL程序設(shè)計(jì)及源程序 32
5.2數(shù)字顯示電子時(shí)鐘FPGA之VHDL程序設(shè)計(jì)及源程序 41
5.3 MCU之匯編語言程序設(shè)計(jì)及源程序 47
6 設(shè)計(jì)結(jié)語 51
參考文獻(xiàn) 52
致謝 53
附錄 54

參考文獻(xiàn)


［1］胡漢才.單片機(jī)原理及其接口技術(shù)［Ｍ］.清華大學(xué)出版社，200412
［2］陳光東，趙性初.單片機(jī)微型計(jì)算機(jī)原理與接口（第二版）［Ｍ］.華中科技大學(xué)出版社，1999.4，
［3］羅耀華，蔣志堅(jiān). 電子測(cè)量儀器原理及原理［Ｍ］.哈爾濱工業(yè)大學(xué)出版社，2002.7，50～56
［4］張?jiān)? 可編程邏輯器件設(shè)計(jì)及應(yīng)用［Ｍ］.機(jī)械工業(yè)出版社，2003.1，146～158
［5］潘松，黃繼業(yè). EDA技術(shù)實(shí)用教程［Ｍ］.科學(xué)出版社，2003.12，16～72