總線復用CPU與存儲器的連接電路設計報告
頁數(shù) 11 字數(shù) 2694
摘要
通過本次課程設計，了解和掌握CPU與存儲器的連接。關鍵技術是數(shù)據(jù)和地址總線的分時復用，必須將CPU送出的地址信號鎖存，當處理器把數(shù)據(jù)信號經系統(tǒng)總線送出時，同時命令鎖存器將地址信號送到存儲器，為處理器所要讀或寫的存儲單元提供地址。本原理圖需要3片74373作為鎖存器，1片74138作為譯碼器，4片74244作為緩沖器。



目 錄


一 設計的目的及意義…………………………………… 2

二 設計系統(tǒng)框圖………………………………………… 2

三 系統(tǒng)詳細設計………………………………………… 3

四 系統(tǒng)測試方案及結果………………………………… 7

五 設計體會……………………………………………… 9

六 參考文獻……………………………………………… 9

七 附錄…………………………………………………… 10

參考文獻

（1） 唐朔飛編著　<<計算機結成原理>>　高等教育出版社　1999年出版

（2） 方連眾　翟淑霞　主編<<微型計算機組成原理及應用>>　哈爾濱工業(yè)大學取出版社　2000年出版

（3） 戚琦　梁軍　戚掁宇　<<微型計算機組成原理>>　1996年出版　電子科技大學出版社

（4） 李信 編著 《 16位微型計算機原理與接口》 南開大學出版社

（5） 包 明 趙明富 《EDA技術與數(shù)字系統(tǒng)設計》 北京航空航天大