基于fpga的實(shí)用電子稱(chēng).doc
約33頁(yè)DOC格式手機(jī)打開(kāi)展開(kāi)
基于fpga的實(shí)用電子稱(chēng),基于fpga的實(shí)用電子稱(chēng)頁(yè)數(shù) 33字?jǐn)?shù) 13696摘要：該設(shè)計(jì)以現(xiàn)場(chǎng)可編程門(mén)陣列fpga為核心控制部件,并基于超高速硬件描述語(yǔ)言vhdl在xilinx公司的spartanⅡe系列的xc2s100e芯片上編程實(shí)現(xiàn)；系統(tǒng)的硬件部分包括fpga最小系統(tǒng)板，數(shù)據(jù)采集、人機(jī)交互界面三大部分。最小系統(tǒng)部分主要是擴(kuò)展了外部數(shù)據(jù)存儲(chǔ)器...
內(nèi)容介紹
此文檔由會(huì)員 李亮亮 發(fā)布
基于FPGA的實(shí)用電子稱(chēng)
頁(yè)數(shù) 33 字?jǐn)?shù) 13696
摘要：該設(shè)計(jì)以現(xiàn)場(chǎng)可編程門(mén)陣列FPGA為核心控制部件,并基于超高速硬件描述語(yǔ)言VHDL在Xilinx公司的SpartanⅡE系列的XC2S100E芯片上編程實(shí)現(xiàn)；系統(tǒng)的硬件部分包括FPGA最小系統(tǒng)板，數(shù)據(jù)采集、人機(jī)交互界面三大部分。最小系統(tǒng)部分主要是擴(kuò)展了外部數(shù)據(jù)存儲(chǔ)器，數(shù)據(jù)采集部分由壓力傳感器、信號(hào)的前級(jí)處理和A/D轉(zhuǎn)換部分組成。人機(jī)界面部分為鍵盤(pán)輸入 ，點(diǎn)陣式液晶顯示，軟件基于VHDL語(yǔ)言實(shí)現(xiàn)了本設(shè)計(jì)的全部控制功能，包括基本的稱(chēng)重功能，和發(fā)揮部分的顯示購(gòu)物清單的功能，并增加了時(shí)鐘、過(guò)載提示欠量程提示、語(yǔ)音提示等創(chuàng)新功能。整機(jī)系統(tǒng)結(jié)構(gòu)簡(jiǎn)單，使用方便。功能齊全，精度高，具有一定的開(kāi)發(fā)價(jià)值。
關(guān)鍵詞：電子稱(chēng),計(jì)價(jià),壓力傳感器,FPGA,VHDL
Abstract: This is a design for applied electronic-balance which is based on FPGA(Field Programmable Gate Array). The design will be achieved in the Spartan-II E-XC2S100E chip of Xilinx corporation by programming with the VHDL(Very High-speed Description Language) The hardware of the system includes the minimum system of FPGA, the data collector, the interface of person and machine . The minimum system’s function mainly is to expand the storage,The data collector is composed of pressure sensor and A/ D convertor,The interface of persom and machine includes keyboard and LCD display.The software will achieve all control functions of this design according to the language of VHDL.This functions is including to weigh the function basically, and the function of the shopping detailed list. Besides, we adding several expanding functions such as displaying clock and prompting when the matter is overload .The structure of the whole machine is simple, the usage is convenience., the accuracy is high, It is worth of empoldering to this applied electronic-balance.
Keyword:The electronic balance, Pressure sensor, FPGA, VHDL
目錄
第一章 系統(tǒng)方案的設(shè)計(jì) 4
1.1電子稱(chēng)的設(shè)計(jì)要求 4
1.1.1基本要求 4
1.1.2 發(fā)揮部分 4
1.1.3創(chuàng)新部分 4
1.2 設(shè)計(jì)的基本思路 4
1.3 系統(tǒng)方案比較和論證 4
1.1.3控制器 4
1.3.2前級(jí)放大器 5
1.3.3 A/D轉(zhuǎn)換器 6
1.3.4顯示輸出電路 6
1.4 系統(tǒng)組成 7
第二章 單元電路設(shè)計(jì) 7
2.1 稱(chēng)重傳感器 7
2.2 前端信號(hào)處理 8
2.3 A/D轉(zhuǎn)換電路 9
2.4主控制控制電路 10
2.5人機(jī)交互界面 11
2.5.1鍵盤(pán)接口電路 11
2.5.2 LCD顯示接口電路 12
2.5.3 LED數(shù)碼管顯示電路 12
2.6 日歷時(shí)鐘電路 13
2.7 電源電路 14
2.8 其它擴(kuò)展電路 14
2.8.1 通訊接口電路 14
2.8.2 語(yǔ)音電路 15
2.8.3 報(bào)警電路 16
第三章 系統(tǒng)軟件的設(shè)計(jì) 16
3.1開(kāi)發(fā)軟件及編程語(yǔ)言簡(jiǎn)介 16
3.2系統(tǒng)軟件的設(shè)計(jì) 16
3.1.1軟件率程序流程 16
3.1.2 VHDL模塊設(shè)計(jì) 17
3.2.3程序設(shè)計(jì)頂層映射原理 19
3.3 程序清單及仿真 19
第四章 系統(tǒng)測(cè)試 21
4.1測(cè)試儀器清單 21
4.2測(cè)試方法 21
4.3測(cè)試結(jié)果和誤差分析 21
4.3.1測(cè)試結(jié)果 21
4.3.2誤差計(jì)算及分析 22
第五章 設(shè)計(jì)總結(jié) 22
參考文獻(xiàn) 22
附錄１ 主要元器件清單 23
附錄2 印制板圖 23
附錄3 程序清單 24
參考文獻(xiàn)
1. 潘松，黃繼業(yè)．EDA技術(shù)實(shí)用教程．北京：科學(xué)出版社，2002年10月第一版
2. 肖景和．?dāng)?shù)字集成電路應(yīng)用精粹．北京：人民郵電出版社，2002年6月第1版
3. 陳永甫．電子電路智能化設(shè)計(jì)實(shí)例與應(yīng)用．北京：電子工業(yè)出版社，2002年8月第1版
4. 李輝．ISP系統(tǒng)設(shè)計(jì)技術(shù)入門(mén)與應(yīng)用．北京：電子工業(yè)出版社，2002年2月第1版
5. 曾凡泰，陳美金著．VHDL程序設(shè)計(jì)．北京:清華大大學(xué)學(xué)出版社，2001年1月第2版
頁(yè)數(shù) 33 字?jǐn)?shù) 13696
摘要：該設(shè)計(jì)以現(xiàn)場(chǎng)可編程門(mén)陣列FPGA為核心控制部件,并基于超高速硬件描述語(yǔ)言VHDL在Xilinx公司的SpartanⅡE系列的XC2S100E芯片上編程實(shí)現(xiàn)；系統(tǒng)的硬件部分包括FPGA最小系統(tǒng)板，數(shù)據(jù)采集、人機(jī)交互界面三大部分。最小系統(tǒng)部分主要是擴(kuò)展了外部數(shù)據(jù)存儲(chǔ)器，數(shù)據(jù)采集部分由壓力傳感器、信號(hào)的前級(jí)處理和A/D轉(zhuǎn)換部分組成。人機(jī)界面部分為鍵盤(pán)輸入 ，點(diǎn)陣式液晶顯示，軟件基于VHDL語(yǔ)言實(shí)現(xiàn)了本設(shè)計(jì)的全部控制功能，包括基本的稱(chēng)重功能，和發(fā)揮部分的顯示購(gòu)物清單的功能，并增加了時(shí)鐘、過(guò)載提示欠量程提示、語(yǔ)音提示等創(chuàng)新功能。整機(jī)系統(tǒng)結(jié)構(gòu)簡(jiǎn)單，使用方便。功能齊全，精度高，具有一定的開(kāi)發(fā)價(jià)值。
關(guān)鍵詞：電子稱(chēng),計(jì)價(jià),壓力傳感器,FPGA,VHDL
Abstract: This is a design for applied electronic-balance which is based on FPGA(Field Programmable Gate Array). The design will be achieved in the Spartan-II E-XC2S100E chip of Xilinx corporation by programming with the VHDL(Very High-speed Description Language) The hardware of the system includes the minimum system of FPGA, the data collector, the interface of person and machine . The minimum system’s function mainly is to expand the storage,The data collector is composed of pressure sensor and A/ D convertor,The interface of persom and machine includes keyboard and LCD display.The software will achieve all control functions of this design according to the language of VHDL.This functions is including to weigh the function basically, and the function of the shopping detailed list. Besides, we adding several expanding functions such as displaying clock and prompting when the matter is overload .The structure of the whole machine is simple, the usage is convenience., the accuracy is high, It is worth of empoldering to this applied electronic-balance.
Keyword:The electronic balance, Pressure sensor, FPGA, VHDL
目錄
第一章 系統(tǒng)方案的設(shè)計(jì) 4
1.1電子稱(chēng)的設(shè)計(jì)要求 4
1.1.1基本要求 4
1.1.2 發(fā)揮部分 4
1.1.3創(chuàng)新部分 4
1.2 設(shè)計(jì)的基本思路 4
1.3 系統(tǒng)方案比較和論證 4
1.1.3控制器 4
1.3.2前級(jí)放大器 5
1.3.3 A/D轉(zhuǎn)換器 6
1.3.4顯示輸出電路 6
1.4 系統(tǒng)組成 7
第二章 單元電路設(shè)計(jì) 7
2.1 稱(chēng)重傳感器 7
2.2 前端信號(hào)處理 8
2.3 A/D轉(zhuǎn)換電路 9
2.4主控制控制電路 10
2.5人機(jī)交互界面 11
2.5.1鍵盤(pán)接口電路 11
2.5.2 LCD顯示接口電路 12
2.5.3 LED數(shù)碼管顯示電路 12
2.6 日歷時(shí)鐘電路 13
2.7 電源電路 14
2.8 其它擴(kuò)展電路 14
2.8.1 通訊接口電路 14
2.8.2 語(yǔ)音電路 15
2.8.3 報(bào)警電路 16
第三章 系統(tǒng)軟件的設(shè)計(jì) 16
3.1開(kāi)發(fā)軟件及編程語(yǔ)言簡(jiǎn)介 16
3.2系統(tǒng)軟件的設(shè)計(jì) 16
3.1.1軟件率程序流程 16
3.1.2 VHDL模塊設(shè)計(jì) 17
3.2.3程序設(shè)計(jì)頂層映射原理 19
3.3 程序清單及仿真 19
第四章 系統(tǒng)測(cè)試 21
4.1測(cè)試儀器清單 21
4.2測(cè)試方法 21
4.3測(cè)試結(jié)果和誤差分析 21
4.3.1測(cè)試結(jié)果 21
4.3.2誤差計(jì)算及分析 22
第五章 設(shè)計(jì)總結(jié) 22
參考文獻(xiàn) 22
附錄１ 主要元器件清單 23
附錄2 印制板圖 23
附錄3 程序清單 24
參考文獻(xiàn)
1. 潘松，黃繼業(yè)．EDA技術(shù)實(shí)用教程．北京：科學(xué)出版社，2002年10月第一版
2. 肖景和．?dāng)?shù)字集成電路應(yīng)用精粹．北京：人民郵電出版社，2002年6月第1版
3. 陳永甫．電子電路智能化設(shè)計(jì)實(shí)例與應(yīng)用．北京：電子工業(yè)出版社，2002年8月第1版
4. 李輝．ISP系統(tǒng)設(shè)計(jì)技術(shù)入門(mén)與應(yīng)用．北京：電子工業(yè)出版社，2002年2月第1版
5. 曾凡泰，陳美金著．VHDL程序設(shè)計(jì)．北京:清華大大學(xué)學(xué)出版社，2001年1月第2版
