基于DDS/SOPC 的諧波信號(hào)發(fā)生器的設(shè)計(jì)

摘要

這篇文章設(shè)計(jì)了一個(gè)頻率,相位和諧波比例可調(diào)的諧波信號(hào)發(fā)生器。設(shè)計(jì)的諧波信號(hào)發(fā)生器是基于直接數(shù)字頻率合成(DDS)技術(shù)和一個(gè)可編程芯片的系統(tǒng)(SOPC)。,介紹了DDS經(jīng)典的結(jié)構(gòu)和一種壓縮芯片設(shè)計(jì)。然后,DDS核心與壓縮使用第二代的硬件描述語(yǔ)言(VHDL)來(lái)描述。作為一種提供的是Atera Inc處理器 .,柔軟的核心和Nois II是基于嵌入式FPGA芯片 的。使用Nois II和其他模塊,系統(tǒng)設(shè)計(jì)是在一個(gè)單一的FPGA芯上的?？蓴U(kuò)展性改良了很多，如集成性能,這邊文章討論了DDS的原則尤其是優(yōu)化結(jié)構(gòu)的DDS核心和SOPC設(shè)計(jì)單FPGA。

關(guān)鍵詞:DDS,SOPC、諧波信號(hào)發(fā)生器、噪音