mpc9992芯片應(yīng)用電路設(shè)計(jì).doc
約16頁DOC格式手機(jī)打開展開
mpc9992芯片應(yīng)用電路設(shè)計(jì),mpc9992芯片應(yīng)用電路設(shè)計(jì)15頁 近5000字摘要：mpc9992是與3.3v電壓兼容的，pll基于pecl的時(shí)鐘驅(qū)動器。使用sige技術(shù)，是一個完全微分設(shè)計(jì)以確保最小偏離度和pll不穩(wěn)定性能。mpc9992的性能適于制造工作站，主機(jī)和遠(yuǎn)程通信的理想器件。它的輸出頻率可達(dá)400mhz，輸出偏離度低于100ps,因此...
內(nèi)容介紹
此文檔由會員 張陽陽 發(fā)布
MPC9992芯片應(yīng)用電路設(shè)計(jì)
15頁 近5000字
摘要：
MPC9992是與3.3V電壓兼容的，PLL基于PECL的時(shí)鐘驅(qū)動器。使用SiGe技術(shù)，是一個完全微分設(shè)計(jì)以確保最小偏離度和PLL不穩(wěn)定性能。MPC9992的性能適于制造工作站，主機(jī)和遠(yuǎn)程通信的理想器件。它的輸出頻率可達(dá)400MHz，輸出偏離度低于100PS,因此能夠滿足大部分高要求的時(shí)鐘應(yīng)用要求。
MPC9992提供一個差動的PECL輸入和一個晶體振蕩器接口。所有控制信號都是與LVCMOS兼容的。
MPC9992具有一個同步脈沖輸出端系統(tǒng)QSYNC。在輸出端結(jié)構(gòu)頻率關(guān)系不是整數(shù)倍數(shù)的其他QSYNC系統(tǒng)當(dāng)中，提供一個用于同步系統(tǒng)的信號。
MPC9992的是一種混合模擬/數(shù)字產(chǎn)品，模擬電路一般易受隨機(jī)噪聲的影響,尤其是如果這干擾從電源引腳加入時(shí)，影響更為嚴(yán)重。
Abstract：
The MPC9992 is a 3.3 V compatible, PLL based PECL clock driver. Using SiGe technology and a fully differential design ensures optimum skew and PLL jitter performance. The performance of the MPC9992 makes the device ideal for workstation, mainframe computer and telecommunication applications. With output frequencies up to 400 MHz and output skews less than 100 ps the device meets the needs of the most demanding.....
目錄
摘要………………………………………………………………………………..3
1、器件特點(diǎn)………………………………………………………………………4
2、功能描述……………………………………………………………………....4
3、MPC9992 鎖相環(huán)（PLL）結(jié)構(gòu)……………………………………………..6
4、 功能表 （結(jié)構(gòu)控制）………………………………………………………6
5、引腳結(jié)構(gòu) ……………………………………………………………………..7
6、 絕對最大額定值…………………………………………………………….7
7、一般技術(shù)要求…………………………………………………………………8
8、直流特征………………………………………………………………………9
9、交流特征………………………………………………………………………10
10、應(yīng)用信息……………………………………………………………………11
11、電源濾波器…………………………………………………………………12
12、封裝尺寸……………………………………………………………………14
13、結(jié)論………………………………………………………………………...15
14、參考文獻(xiàn)……………………………………………………………………15
15頁 近5000字
摘要：
MPC9992是與3.3V電壓兼容的，PLL基于PECL的時(shí)鐘驅(qū)動器。使用SiGe技術(shù)，是一個完全微分設(shè)計(jì)以確保最小偏離度和PLL不穩(wěn)定性能。MPC9992的性能適于制造工作站，主機(jī)和遠(yuǎn)程通信的理想器件。它的輸出頻率可達(dá)400MHz，輸出偏離度低于100PS,因此能夠滿足大部分高要求的時(shí)鐘應(yīng)用要求。
MPC9992提供一個差動的PECL輸入和一個晶體振蕩器接口。所有控制信號都是與LVCMOS兼容的。
MPC9992具有一個同步脈沖輸出端系統(tǒng)QSYNC。在輸出端結(jié)構(gòu)頻率關(guān)系不是整數(shù)倍數(shù)的其他QSYNC系統(tǒng)當(dāng)中，提供一個用于同步系統(tǒng)的信號。
MPC9992的是一種混合模擬/數(shù)字產(chǎn)品，模擬電路一般易受隨機(jī)噪聲的影響,尤其是如果這干擾從電源引腳加入時(shí)，影響更為嚴(yán)重。
Abstract：
The MPC9992 is a 3.3 V compatible, PLL based PECL clock driver. Using SiGe technology and a fully differential design ensures optimum skew and PLL jitter performance. The performance of the MPC9992 makes the device ideal for workstation, mainframe computer and telecommunication applications. With output frequencies up to 400 MHz and output skews less than 100 ps the device meets the needs of the most demanding.....
目錄
摘要………………………………………………………………………………..3
1、器件特點(diǎn)………………………………………………………………………4
2、功能描述……………………………………………………………………....4
3、MPC9992 鎖相環(huán)（PLL）結(jié)構(gòu)……………………………………………..6
4、 功能表 （結(jié)構(gòu)控制）………………………………………………………6
5、引腳結(jié)構(gòu) ……………………………………………………………………..7
6、 絕對最大額定值…………………………………………………………….7
7、一般技術(shù)要求…………………………………………………………………8
8、直流特征………………………………………………………………………9
9、交流特征………………………………………………………………………10
10、應(yīng)用信息……………………………………………………………………11
11、電源濾波器…………………………………………………………………12
12、封裝尺寸……………………………………………………………………14
13、結(jié)論………………………………………………………………………...15
14、參考文獻(xiàn)……………………………………………………………………15
