ad9540芯片電路設(shè)計.doc
約37頁DOC格式手機(jī)打開展開
ad9540芯片電路設(shè)計,ad9540芯片電路設(shè)計37頁 1.4萬字 圖文并茂，設(shè)計完整。摘要簡要的介紹了基于ad9540的超低抖動多時鐘輸出設(shè)計的電路，在設(shè)計中主要介紹了ad9540的引腳功能、內(nèi)部結(jié)構(gòu)、電氣特性、工作原理、工作特性、工作模式、寄存器工作方式、軟硬件控制、應(yīng)用電路以及引腳封裝。ad9540芯片是為應(yīng)用于時鐘產(chǎn)品的模擬器件特別是...
內(nèi)容介紹
此文檔由會員 孫陽陽 發(fā)布
AD9540芯片電路設(shè)計
37頁 1.4萬字 圖文并茂，設(shè)計完整。
摘要
簡要的介紹了基于AD9540的超低抖動多時鐘輸出設(shè)計的電路，在設(shè)計中主要介紹了AD9540的引腳功能、內(nèi)部結(jié)構(gòu)、電氣特性、工作原理、工作特性、工作模式、寄存器工作方式、軟硬件控制、應(yīng)用電路以及引腳封裝。AD9540芯片是為應(yīng)用于時鐘產(chǎn)品的模擬器件特別是為數(shù)據(jù)轉(zhuǎn)換要求較高情況下支持時間較為準(zhǔn)確而設(shè)計的。該芯片具有高效率的PLL電路，包括可變的200MHz的相頻檢波器，以及一個數(shù)字控制的充電泵，它也提供一個穩(wěn)定的、655MHz模式的帶有可編程轉(zhuǎn)換時間的PECL跟隨輸出驅(qū)動器。外部VCO的值已達(dá)到2.7GHz，并且也具有非常高的分辨率，所有的信息可通過一系列寫速度達(dá)25Mb/s的I/O口裝載到AD9540里面去。AD9540的頻率分頻器可支持?jǐn)U展頻譜工作狀態(tài)。
關(guān)鍵字：數(shù)據(jù)轉(zhuǎn)換 分頻器 分辨率 PLL電路 充電泵 VCO
Abstract
It is a low jitter clock circuit designing,it has introduced the pin function,internal configuration,electric charator,theory of operation,mode of operation,application circuit and pin package.The AD9540 is Analog Devices’ first dedicated clocking product specifically designed to support the extremely stringent clocking requirements of the highest performance data converters. The device features high performance PLL circuitry including a flexible 200MHz phase frequency detector and a digitally controlled charge pump current.The device also provides a low jitter,655MHz CML-mode, PECL-compliant output driver with programmable slew rates.External VCO rates up to 2.7GHz are supported. Extremely fine tuning resolution is another feature supported by this device.....
目錄
摘要……………………………………………………………………………….…1
1. 芯片簡介…………………………………………………………………………2
1.1 概述…………………………………………………………………………2
1.2 應(yīng)用…………………………………………………………………………2
1.3 內(nèi)部結(jié)構(gòu)圖…………………………………………………………………2
2. 電氣特性…………………………………………………………………………3
2.1 電氣特性表…………………………………………………………………3
2.2 電路測量條件………………………………………………………………8
3. 最大值比率………………………………………………………………………9
4. 引腳結(jié)構(gòu)與功能描述……………………………………………………………10
5. 典型工作特性……………………………………………………………………12
6. 典型應(yīng)用電路描述………………………………………………………………17
7. 簡單描述…………………………………………………………………………18
7.1 PLL電路……………………………………………………………………18
7.2 CML驅(qū)動器…………………………………………………………………18
7.3 DDS和DAC…………………………………………………………………19
8. 工作模式…………………………………………………………………….….20
8.1 可選的時鐘頻率和邊緣延遲…………………………………………….20
8.2 多路設(shè)備同步模式……………………………………………………….20
8.3 自動同步………………………………………………………………….20
8.4 硬件手控同步………………………………………………………………21
8.5 軟件手控同步………………………………………………………………21
9. 串行端口工作……………………………………………………………………21
9.1 命令字………………………………………………………………………22
9.2 串行接口端口管腳描述……………………………………………………23
9.3 MSB/LSB轉(zhuǎn)換器………………………………………………………….…23
10. 寄存器地址表及其描述…………………………………………………………24
10.1 寄存器地址表……………………………………………………….……24
10.2控制寄存器功能描述………………………………………………………27
10.2.1 控制寄存器1功能描述……………………………… …… ……27
10.2.2 控制寄存器2功能描述…………………………………….……30
11 外部尺寸……………………………………………………………………….…34
12 定購指南……………………………………………………………………….…34
13 總結(jié)………………………………………………………………………………35
參考文獻(xiàn)……………………………………………………………..…………...…...35
總結(jié)
經(jīng)過近兩周的通信原理課程設(shè)計，讓我第一次接觸到了電子類專業(yè)的專業(yè)英語，也是第一次接觸新的芯片，而且是全英文資料的，剛開始做時我手足無措，不知道從那里下手，總感覺自己做不好，完成不了。一下子要將英語和專業(yè)知識緊密的結(jié)合起來，我真的感覺有點蒙了。開始遲遲不知道如何下手，當(dāng)我意識到閱讀專業(yè)英語資料是我們...
37頁 1.4萬字 圖文并茂，設(shè)計完整。
摘要
簡要的介紹了基于AD9540的超低抖動多時鐘輸出設(shè)計的電路，在設(shè)計中主要介紹了AD9540的引腳功能、內(nèi)部結(jié)構(gòu)、電氣特性、工作原理、工作特性、工作模式、寄存器工作方式、軟硬件控制、應(yīng)用電路以及引腳封裝。AD9540芯片是為應(yīng)用于時鐘產(chǎn)品的模擬器件特別是為數(shù)據(jù)轉(zhuǎn)換要求較高情況下支持時間較為準(zhǔn)確而設(shè)計的。該芯片具有高效率的PLL電路，包括可變的200MHz的相頻檢波器，以及一個數(shù)字控制的充電泵，它也提供一個穩(wěn)定的、655MHz模式的帶有可編程轉(zhuǎn)換時間的PECL跟隨輸出驅(qū)動器。外部VCO的值已達(dá)到2.7GHz，并且也具有非常高的分辨率，所有的信息可通過一系列寫速度達(dá)25Mb/s的I/O口裝載到AD9540里面去。AD9540的頻率分頻器可支持?jǐn)U展頻譜工作狀態(tài)。
關(guān)鍵字：數(shù)據(jù)轉(zhuǎn)換 分頻器 分辨率 PLL電路 充電泵 VCO
Abstract
It is a low jitter clock circuit designing,it has introduced the pin function,internal configuration,electric charator,theory of operation,mode of operation,application circuit and pin package.The AD9540 is Analog Devices’ first dedicated clocking product specifically designed to support the extremely stringent clocking requirements of the highest performance data converters. The device features high performance PLL circuitry including a flexible 200MHz phase frequency detector and a digitally controlled charge pump current.The device also provides a low jitter,655MHz CML-mode, PECL-compliant output driver with programmable slew rates.External VCO rates up to 2.7GHz are supported. Extremely fine tuning resolution is another feature supported by this device.....
目錄
摘要……………………………………………………………………………….…1
1. 芯片簡介…………………………………………………………………………2
1.1 概述…………………………………………………………………………2
1.2 應(yīng)用…………………………………………………………………………2
1.3 內(nèi)部結(jié)構(gòu)圖…………………………………………………………………2
2. 電氣特性…………………………………………………………………………3
2.1 電氣特性表…………………………………………………………………3
2.2 電路測量條件………………………………………………………………8
3. 最大值比率………………………………………………………………………9
4. 引腳結(jié)構(gòu)與功能描述……………………………………………………………10
5. 典型工作特性……………………………………………………………………12
6. 典型應(yīng)用電路描述………………………………………………………………17
7. 簡單描述…………………………………………………………………………18
7.1 PLL電路……………………………………………………………………18
7.2 CML驅(qū)動器…………………………………………………………………18
7.3 DDS和DAC…………………………………………………………………19
8. 工作模式…………………………………………………………………….….20
8.1 可選的時鐘頻率和邊緣延遲…………………………………………….20
8.2 多路設(shè)備同步模式……………………………………………………….20
8.3 自動同步………………………………………………………………….20
8.4 硬件手控同步………………………………………………………………21
8.5 軟件手控同步………………………………………………………………21
9. 串行端口工作……………………………………………………………………21
9.1 命令字………………………………………………………………………22
9.2 串行接口端口管腳描述……………………………………………………23
9.3 MSB/LSB轉(zhuǎn)換器………………………………………………………….…23
10. 寄存器地址表及其描述…………………………………………………………24
10.1 寄存器地址表……………………………………………………….……24
10.2控制寄存器功能描述………………………………………………………27
10.2.1 控制寄存器1功能描述……………………………… …… ……27
10.2.2 控制寄存器2功能描述…………………………………….……30
11 外部尺寸……………………………………………………………………….…34
12 定購指南……………………………………………………………………….…34
13 總結(jié)………………………………………………………………………………35
參考文獻(xiàn)……………………………………………………………..…………...…...35
總結(jié)
經(jīng)過近兩周的通信原理課程設(shè)計，讓我第一次接觸到了電子類專業(yè)的專業(yè)英語，也是第一次接觸新的芯片，而且是全英文資料的，剛開始做時我手足無措，不知道從那里下手，總感覺自己做不好，完成不了。一下子要將英語和專業(yè)知識緊密的結(jié)合起來，我真的感覺有點蒙了。開始遲遲不知道如何下手，當(dāng)我意識到閱讀專業(yè)英語資料是我們...
