FPGA和鎖相環(huán)4046實(shí)現(xiàn)波形發(fā)生器

44頁(yè) 1.7萬(wàn)字

摘 要

本設(shè)計(jì)采用FPGA和鎖相環(huán)4046實(shí)現(xiàn)波形發(fā)生器。系統(tǒng)由波形產(chǎn)生模塊和可調(diào)頻率的時(shí)鐘產(chǎn)生模塊，數(shù)模轉(zhuǎn)換模塊和顯示模塊四部分組成。波形產(chǎn)生模塊完成三種波形的產(chǎn)生，并根據(jù)控制信號(hào)完成選定波形的輸出。可調(diào)頻率的時(shí)鐘產(chǎn)生模塊能夠產(chǎn)生具有不同頻率的方波clk，用此方波作為時(shí)鐘完成輸出波形頻率的調(diào)整。顯示模塊用于顯示輸出波形的頻率。數(shù)模轉(zhuǎn)換模塊將波形產(chǎn)生模塊輸出的數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)；并完成濾波以及放大等功能。此設(shè)計(jì)的特點(diǎn)在于結(jié)合了直接數(shù)字頻率合成技術(shù)和鎖相技術(shù)各自的優(yōu)點(diǎn)，同時(shí)利用了FPGA的強(qiáng)大處理能力使系統(tǒng)易于實(shí)現(xiàn)，結(jié)構(gòu)簡(jiǎn)單。本設(shè)計(jì)能產(chǎn)生正弦波，三角波，占空比可調(diào)的方波以及它們的線性組合；頻率在100Hz~20KHz之間能以100Hz為步進(jìn)進(jìn)行調(diào)整；幅度可調(diào)范圍為0~5V。

設(shè)計(jì)任務(wù)
設(shè)計(jì)制作一個(gè)波形發(fā)生器，該波形發(fā)生器能產(chǎn)生正弦波，方波，三角波和由用戶編輯的特定形狀波形。
1.1 基本要求
（1） 具有產(chǎn)生正弦波，方波，三角波三種周期性波形的功能。
（2） 能產(chǎn)生上述三種波形（同周期）的線性組合波形。
（3） 輸出波形的頻率范圍為100Hz~20KHz;重復(fù)頻率可調(diào)，頻率步進(jìn)間隔≤100Hz。
（4） 輸出波形幅度范圍0～5V。
1.2 發(fā)揮部分
（1） 輸出頻率范圍擴(kuò)展至100Hz~100kHz。
（2） 增加穩(wěn)幅輸出功能。
參考文獻(xiàn)
[4] 張厥盛 鄭繼禹 萬(wàn)心平.鎖相技術(shù)[M].西安：西安電子科技大學(xué)出版社，1994－06－01.
[5] 吳玉平.MCS51微控制器系列用戶指南[M].北京：電子工業(yè)出版社，1995－10.
[6] 江國(guó)強(qiáng).現(xiàn)代數(shù)字邏輯電路[M].北京：電子工業(yè)出版社，2002－07.
[7] Stanley G.Burns Paul R.Bond .PRINCIPLES OF ELECTRONIC CIRCUITS[M] .北京：機(jī)械工業(yè)出版社，2001.
[8] 黃冰 覃偉年.微機(jī)原理及應(yīng)用[M].重慶：重慶大學(xué)出版社，2002—08.
[9] 王思明 張?chǎng)?智能化程控波形發(fā)生器設(shè)計(jì)與實(shí)現(xiàn)[D].蘭州：蘭州鐵道學(xué)院學(xué)報(bào)，2002—0



關(guān)鍵詞：正弦波；三角波；占空比可調(diào)的方波；頻率可調(diào)；FPGA；鎖相環(huán)4046

Abstract

The system is designed to construct an Arbitrary Waveform Generator based on DDFS,with a PLL4046 and FPGA as the key,complimented by necessary analog circuit,so the system is very simple and convenience to realize.In the design ,there are four main module.The first module is oscillator,the modules are responsible for the formation of oscillogram and prefer waveform to output,in other words it can form square waveform,sinusoid waveform and delta waveform and output one kind waveform or the linear combination of several kind waveform;so this module is the key of the system.we use FPGA to realize this module,because FPGA have enough speed and logic unit to use ,and because of its programmable attribute,we can write procedure。。。。

目 錄

引言………………………………………………………………………………………1
1 設(shè)計(jì)任務(wù)……………………………………………………………………………1
1.1 基本要求………………………………………………………………………………1
1.2 發(fā)揮部分………………………………………………………………………………1
2 方案論證與比較……………………………………………………………………1
2.1 常見信號(hào)源制作方法原理……………………………………………………………1
2.2 常見信號(hào)產(chǎn)生電路……………………………………………………………………3
3 系統(tǒng)電路的設(shè)計(jì)……………………………………………………………………4
3.1 系統(tǒng)框圖及說(shuō)明………………………………………………………………………4
3.2 主要電路設(shè)計(jì)說(shuō)明……………………………………………………………………6
3.2.1晶體振蕩電路…………………………………………………………………………6
3.2.2倍頻電路………………………………………………………………………………6
3.2.3數(shù)模轉(zhuǎn)換和放大濾波電路……………………………………………………………7
3.2.4數(shù)碼管顯示電路………………………………………………………………………8
3.2.5 輸入去抖電路…………………………………………………………………………9
3.3 主要軟件設(shè)計(jì)說(shuō)明……………………………………………………………………10
3.3.1前端核心軟件設(shè)計(jì)……………………………………………………………………10
3.3.2波形產(chǎn)生模塊軟件設(shè)計(jì)………………………………………………………………12
3.4 主要元器件介紹………………………………………………………………………15
3.4.1FPGA介紹……………………………………………………………………………15
3.4.2鎖相環(huán)4046介紹……………………………………………………………………16
3.4.3VHDL介紹……………………………………………………………………………19
3.4.4MAX+PLUSII介紹…………………………………………………………………………20
4軟件仿真與硬件調(diào)試與測(cè)試 ……………………………………………………20
4.1 軟件部分仿真…………………………………………………………………………20
4.2 硬件調(diào)試………………………………………………………………………………22
4.3 硬件電路測(cè)試…………………………………………………………………………22
4.4 誤差分析………………………………………………………………………………23
5 工程設(shè)計(jì)………………………………………………………………………………23
6 制作……………………………………………………………………………………24
7 結(jié)論……………………………………………………………………………………25
謝辭………………………………………………………………………………………26
參考文獻(xiàn)…………………………………………………………………………………27
附錄………………………………………………………………………………………28