摘要

在Quartus Ⅱ的開發(fā)環(huán)境下，用VHDL硬件描述語(yǔ)言設(shè)計(jì)了一個(gè)可以在FPGA芯片上實(shí)現(xiàn)的數(shù)字時(shí)鐘，通過(guò)將代碼下載到FPGA的開發(fā)平臺(tái)Altera DE2開發(fā)板上進(jìn)行了驗(yàn)證。由于數(shù)字時(shí)鐘的通用性及VHDL語(yǔ)言的可移植性，因此本數(shù)字時(shí)鐘可直接應(yīng)用在各種不同系列的FPGA芯片的設(shè)計(jì)中。另外，本次課程設(shè)計(jì)使用了計(jì)數(shù)器74LS160，二進(jìn)制計(jì)數(shù)器CD4060，譯碼器74LS48和雙D觸發(fā)器CD4013和數(shù)碼管等一系列器件。實(shí)現(xiàn)了時(shí)鐘時(shí)、分、秒的計(jì)時(shí)。通過(guò)編程實(shí)現(xiàn)了時(shí)鐘的秒閃功能等。
關(guān)鍵詞：FPGA VHDL 計(jì)數(shù)器 譯碼器